#### <u>Information List (Form1)</u>

	32/03
US Serial No.	
Our Ref.	SDK-P732-US

The following is a List of References provided by Applicant. Please file an Information Disclosure Statement using this Information.

Document Number	Publication Date	Brief Explanation or Page(s) & Line(s) of Related Part(s)
JP-A-2002-151644	May 24, 2002	Described in the specification.
		·
	-	

A.AOKI,ISHIDA & ASSOCIATES

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 → 特開2002~151644 (P2002-151644A)

(43)公開日 平成14年5月24日(2002.5.24)

(51) Int.Cl.7

H01L 25/065

23/12

1、特別的基準性標準。 2005年1月1日 1

ストンはない 金額など アウド 神仏 いめんけき 疑い

8. 美国公徽科学主动特征之一,各个海流军社会

25/07

F I

H-0/1 L 23/12 5.0/1 W. t. a. a. a. d. . . . . .

テーマコート\*(参考)'、

4.25/08 4 6 4 1 Missila A.Z. . 14 Missila A.Z. All hope with the second of the second

主要就通过支票股本额的收益 计自然图 医二氏线 化二 1、一种原则是我们的不是我们的人。 海上

·審査請求《未請求》請求項の数14、OL (全 25 頁)

特願2001-121539(P2001-121539)

(22)出顧日

101、10.00 10 10.00 平成13年4月19日(2001.4.19)

可能可用部分機應以部分機關網絡中極影響的學院是多

(31)優先権主張番号 特願2000-267621(P2000-267621)

平成12年9月4日(2000.9.4)

· 多数的最高的数据,一个多多个

(33)優先権主張国 日本 (JP)

是中点严密中的大概的主题的各层是安全是中国或是中

等有多点是多数性异类的显然异类是含有多数生物中的。

15、下海多大的铁路装置位。

富士通株式会社

(71)出願人。000005223 江東東北 (1975年)

一一种奈川県川崎市中原区上小田中4丁目1番

14年でレットリックを紹介

(72)発明者「菊間」第2日、西海洋、海海水、海洋、南洋、

神奈川県川崎市中原区上小田中4丁目1番

(72)発明者病池田、充貴病毒等等。年間末、中華主人、日本

神奈川県川崎市中原区上小田中45万日1番。

14. 7 的表现在**"月"。富士道株式会社内**是一个美国最多的

(74)代理人 100070150

。 1967年,中**介理土《伊東·忠彦**《英萨斯斯·西尔·马克》

うなというのでは、「大大力を基準力を変**最終質に続く** 

#### (54) 【発明の名称】 積層型半導体装置及びその製造方法


## (67)陈(要约)是他的专法的领导基础。《高教思》与我为

【課題】 本発明は、任意のサイズの複数の半導体素子 を積層状態で一つのパッケージに収容することのできる 積層型半導体装置及びその製造方法を提供することを課 題とする。

【解決手段】、外部接続用端子が設けられたフレキシブ ルブリント基板2.6に第1の半導体素子2.2を搭載す る。第1の半導体素子22上にプリント配線基板32を 設け第1の半導体素子22をフリップチップ実装する。\* ブリント配線基板3.2上に第2の半導体素子2.4を固定 する。第2の半導体素子24をフレキシブルプリント基ン 板26にワイヤボンディングし、第1の半導体素子22 をプリント回路基板3~2を介してフレキシブルブリント 基板26にワイヤボンディングする。

本定明の集体の影響による機関型十等体装置の一部の表面図

,可与各种的维持模型作用的基础的有一个一个人。



【特許請求の範囲】別はおなける

【請求項1】 《外部接続用端子が設けられた第1の基板と、該第1の基板の該外部接続用端子が設けられた面の反対側の面に設けられた第1の端子と、該第1の基板上に搭載された少なくとも一つの第1の半導体素子と、該第1の半導体素子上に設けられた第2の基板と、該第2の基板上に搭載された少なくとも一つの第2の半導体素子とがバッケージされた積層型半導体装置であって、

前記第1の半導体素子及び前記第2の半導体素子の少なくとも一方は、前記第2の基板の第2の端子に電気的に接続され、且つ前記第2の端子は前記第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置。

【請求項2】 請求項1記載の積層型半導体装置であって、 特点が解析する

前記第2の半導体素子は前記第1の基板の第1の端子に ワイヤボンディングされ、

前記第1の半導体素子は前記第2の基板にフリップチット プ実装され、サール・リップチット

前記第2の基板の第2の端子は前記第1の基板の第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置。

【請求項3】 請求項2:記載の積層型半導体装置であって、

前記第2の基板は前記第2の半導体素子の外形を超えて延出した延在部を有しており、前記第2の基板の第2の端子は該延在部に形成されたボンディングパッドであって、前記第2の端子は前記第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置。

【請求項4】 請求項3記載の積層型半導体装置であって、

前記第2の基板の前記延在部に切り欠きが設けられ、前 記第2の半導体素子と前記第1の基板の第1の端子とを 接続するボンディングウイヤは前記切り欠き内を通って 延在することを特徴とする積層型半導体装置。

【請求項5】 請求項1記載の積層型半導体装置であって

前記第1の半導体素子は前記第1の基板の前記第1の端 子にワイヤボンディングされ

前記第2の半導体素子は前記第2の基板の前記第2の端子にワイヤボンディングされ前記第2の基板の前記第2の端子は前記第1の基板の前記第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置。

【請求項6】 請求項5記載の積層型半導体装置であって

前記第2の基板は前記第2の半導体素子の外形を超えて 延出した延在部を有しており、前記第2の基板の前記第 2の端子は該延在部に形成された第1のボンディングパッドを介して前記第1の基板の前記第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装

和立 リルー 本正置動を得れる

【請求項7】 請求項6記載の積層型半導体装置であって、前記第2の半導体素子は前記第2の基板に形成された第2のボンディングパッドにワイヤボンディングされ、該第2のボンディングパッドは前記第2の基板上に形成されたパターン配線を介して前記第1のボンディングパッドに接続されたことを特徴とする積層型半導体装置。

【請求項8】 請求項1記載の積層型半導体装置であって

前記第2の基板は周囲に向かって延出した延出部を有し、該延出部はパッケージされた半導体装置の側面に露出した端面を有することを特徴とする積層型半導体装置。2013年10月20日本に、「多数では、100円では、100円であった。」

【請求項9】 請求項8記載の積層型半導体装置であって、(Ali 1 2004 1991 E Noticity) (中国 1 2004 1991 E Noticity)

前記延出部の端面は前記積層型半導体装置を個片化する際の切断により形成された切断面であることを特徴とす。 る積層型半導体装置。

【請求項10】 請求項1記載の積層型半導体装置であって、

前記第2の基板の前記第2の端子が設けられた面とは反対側の面に実質的に全面に渡って伝熱層が設けられたことを特徴とする積層型半導体装置。

【請求項11】 外部接続用端子が設けられた第1の基板と

該第1の基板上に積層状態で搭載された複数の半導体素 ネル

該複数の半導体素子の間に設けられた第2の基板とを有

前記第1の基板上に前記半導体素子と前記第2の基板とがバッケージされた積層型半導体装置であって、 前記第2の基板は、直正の半導体素子の外周より延出した延在部を有じており、前記半導体素子のうち直正又及び直下の半導体素子の少なくとも一方に電気的に接続されたボンディングパッドが前記延在部に設けられ、該ボンディングパッドはワイヤボンディングにより前記第1の基板に電気的に接続されたことを特徴とする積層型半導体装置。

【請求項1-2】 外部接続用端子が設けられた第1の基板と、該第1の基板の該外部接続用端子が設けられた面の反対側の面に設けられた第1の端子と、該第1の基板上に搭載された少なくとも一つの第1の半導体素子と、該第1の半導体素子上に設けられた再配線層と、該再配線層上に搭載された少なくとも一つの第2の半導体素子と、該再配線層上に搭載された試験用半導体素子とがパッケージされた積層型半導体装置であって、

前記第1の半導体素子及び前記第2の半導体素子の少なくとも一方は、前記再配線層を介して前記第1の基板に電気的に接続され、且つ前記試験用半導体素子は前記再

配線層に電気的に接続されたことを特徴とする積層型半導体装置。

W. J. J. W. C.

【請求項13】 積層型半導体装置の製造方法であって、

第1の半導体素子に突起電極を形成し、

前記第1の半導体素子を第2の基板にフリップチップ実装し、ころい エスタイン スタース アンド

該第2の基板の前記第1の半導体素子の反対側に、前記第2の基板より小さい寸法を有する第2の半導体素子を固定すると共に前記第1の半導体素子を第1の基板の表面に固定し、1人

前記第二及び第2の半導体素子の各々を前記第1の基板に設けられた端子にワイヤボンディングじ、

前記第1の基板上において、前記第1及び第2の半導体 素子及び前記第2の基板を一体的に封止した。 前記第1の基板の裏面に外部接続用電極を形成する各工程を有することを特徴とする積層型半導体装置の製造方法。

【請求項164】 (積層型半導体装置の製造方法であった)

第1の基板の表面に第1の半導体素子を固定すると共に、該第1の半導体素子の上に第2の基板を固定し、且つ該第2の基板を以小さい寸法を有する第2の半導体素子を前記第2の基板の上に固定し、

前記第2の半導体素子を前記第2の基板に設けられた第2の端子にワイヤボンディングするど共に、前記第2の基板及び前記第1の半導体素子の各々を前記第1の基板に設けられた第1の端子にワイヤボンディングし、前記第1の基板上において、前記第1及び第2の半導体素子及び前記第2の基板を一体的に封止し、前記第1の基板の裏面に外部接続用電極を形成する各工程を有することを特徴とする積層型半導体装置の製造方法。

## 《発明の詳細な説明》 コーチャング カーファイン かか

[0001]

【発明の属する技術分野】本発明は半導体装置及びその 製造方法に係わり、特に複数の半導体素子を積層して一 つのパッケージとした積層型半導体装置及びその製造方 法に関する。

【0 0 0 2 1 近年: 移動体電話機のような携帯型電子機器や、 LCメモリカードのような不揮発性記憶媒体等はより小型化されており、これらの機器や媒体の部品点数の削減及び部品の小型化が要求されている。したがって、これらの機器を構成する部品のうちの主要部品である半導体素子を効率的にパッケージする技術の開発が望まれている。そのような要求を満たすパッケージとして、半導体素子と同程度の大きさのパッケージであるチップスケールパッケージ(CSP)や複数の半導体素子を1つのパッケージ内に収容したマルチチップパッケージ(MCP)などがある。

【従来の技術】上述のC.S.P.やM.C.P.を実現する手段として、スタックド・マルチチップパッケージ (S-MCP)に代表されるような複数の半導体素子を積層して1つのパッケージとする技術が開発されている。

【0.00.4】。図1は2つの半導体素子を積層して形成した従来のS一MCPの構成を示す図である。図1に示すように、従来のS一MCPでは※半導体素子2を基板4に搭載し、半導体素子2より小さいサイズの半導体素子6を半導体素子2の上に積層して搭載している。半導体素子2及び6の電極はボンディングワイヤ8により基板4のパッドに接続され、基板4のパッドは外部接続端子1のに電気的に接続されている。そして、半導体素子2及び6及びボンディングワイヤ8は封止樹脂1~2により封止されバッケージされている。

【0,0元05分】また帝図11に示す。S.-M.C.Pに類似したパックではとしてスタックドC/S.P.があるが、こその積層構造はSi-M.C.P.と同様である。ことは東京をデートは表示している。「10006】 本本学学会会主

【発明が解決でようとする課題】』上述の従来のS-MCPでは、上側の半導体素子6は下側の半導体素子2より小さいサイズなければならない。すなわち、上側の半導体素子6は「下側の半導体素子2の電極を覆ってしまわないようなサイズとする必要がある。また、2上側の半導体素子2に比較して小さまぎる。と、上側の半導体素子6の電極と基板4のバッドとの距離が大きくなってしまい、ワイヤボンディングに支障をきだすおそれがある。

【000元][図2は主側の半導体素子と下側の半導体素子の配置関係を示す図である。 (金融機能 (きょう)

【0.0.0.8.】図2、(a) は適切に積層された2つの半導体素子の配置関係を示している。変すなわち、上側の半導体素子6は下側の半導体素子2の電極を覆わない適度に小さいサイズであり、上側の半導体素子6の電極及び下側の半導体素子2の電極は両方とも基板4のパッド8に対してワイヤボンディング可能である。

【0009】図2(b)は、積層できないサイズ関係の半導体素子を示す。東なわちに図2元(b)に示す上側の半導体素子6は元側の半導体素子2とほぼ同じサイズであり、これらを積層すると上側の半導体素子6が下側の半導体素子2の電極を覆ってしまう。東ごのため、下側の半導体素子2の電極をでイヤボンディングすることができない。

【1000年0】図2-(c) は、積層はできるが、ワイヤボンディングに支障をきたす例である。すなわち、図2-(c) に示す上側の半導体素子6は、下側の半導体素子2に比較してかなり小さいため、上側の半導体素子6の

電極から基板4のパッドまでの距離が大きくなってしまう。したがって、ボンディングワイヤ8を張るための距離が大きすぎて、ボンディングできないという場合があ

る。また、ボンディングできたとしても、ボンディング ワイヤ8が長すぎて変形した際に周囲の部品に接触して しまうという不具合が生じるおそれがある。

【0011] また、図2・(d) は、積層はできるが、パッケージサイズが大きぐなってじまう例である。すなわち返図2・(d) 単位示す上側の半導体素子6は下側の半導体素子2の電極を覆うことなく積層できるが、幅が大きすぎるため、千下側の半導体素子2から大きべはみ出してしまう。このような構成では、パッケージ全体としてのサイズを効率的に縮小するごとはできない。また、上側の半導体素子6のはみ出した部分は下がら支持されていないたの識ワイヤボンダのギャビラリが半導体素子6の電極に押じ付けられた際にその押圧ガばより、半上側の半導体素子6が破損するおそれもある。

【0012】以上のように、従来のS:-MCPにおいて。 は、同学サイズの(すなわち同じ種類の)。半導体素子を 積層することはできなかった。本また、積層可能な半導体 素子のサイズが限られてしまい、「S:-MCPに適用でき、 る半導体素子が限られてしまっていた。

【0013】同じ種類の半導体素子を積層する方法として、電極配列が対称となるように形勢されたリバース半導体素子を背中合わせに貼り合わせで積層する方法がある。「しかしばリバース半導体素子を作成するには、製造、工程において2種類のマスクを準備する必要があり、半導体素子の製造コストが増大してしまう。「本の場合は同じ種類の半導体素子を互いに90度回転して十字型に配列し、て積層することができるが、上述の図2次(d)に関連して説明したような問題があり、少実用的ではない。

【課題を解決するための手段】》上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。 ※ 例前 は こう こう はまりり いっと

[1000 107] 請求項 P記載の発明は、外部接続用端子が設けられた第10の基板と、該第1の基板の該外部接続用端子が設けられた面の反対側の面に設けられた第1の端子と、該第11の基板上に搭載された少なぐとも一つの第1の半導体素子と、該第10の半導体素子上に設けられた第2の基板と、該第2の基板上に搭載された少なぐとも一つの第2の半導体素子とがバッケージされた積層型半導体装置であって、前記第1の半導体素子及び前記第2の半導体素子の少なくとも一方は、前記第2の基板の第2の端子に電気的に接続され、且つ前記第2の端子は前記第1の端子にワイヤボンディングされたことを特徴とするものである。

【0018】請求項1記載の発明によれば、第1及び第

2の半導体素子のうちの一方を、外部接続用電極が設け られた第1の基板に対して直接電気的に接続し、他方を 第2の基板を介して第1の基板に電気的に接続すること ができる。したがって、第1の半導体素子と第2の半導 体素子とが同じサイズであっても、一方を直接第1の基 板の第1の端子にワイヤボンディングし、※他方を第2の 基板の第2の端子を介してワイヤボンディングにより第 1の基板に電気的に接続することができる。また、第2 の半導体素子が第一の半導体素子よりかなり小さい場合 でもは第10の半導体素子を直接第1の基板の第1の2端。 子ワイヤボンディングし、第2の半導体素子を第2の基。 板の第2の端子を介して第19の基板の第19の端子にワイ ヤボンディングにより電気的に接続することができる。 したがって、6第2の基板を第1の半導体素子と第2の半 導体素子との間に設けることにより、任意のサイズの複 数の半導体素子を積層状態で一つのバッケージに収容す ることができる。一年が四日よりは、

【0019】請求項2記載の発明は、請求項1記載の積層型半導体装置であって、前記第2の半導体素子は前記第1の基板の第1の端子にワイヤボンディングされ、前記第1の半導体素子は前記第2の基板にフリップチップ、実装され、前記第2の基板の第2の端子は前記第1の基板の第1の端子にワイヤボンディングされたことを特徴とするものである。

【0 0/2.0 表請求項2 記載の発明によれば、第100半導体素子を第2の基板にフリップチップ実装することにより、第110半導体素子の電極を第2の基板の反対側に形成されたボンディングパッドに電気的に接続することができる。このボンディングパッドを第100基板の第10 端子にワイヤボンディングすることにより、第100半導体素子を第10の基板に電気的に接続することができる。また、第200半導体素子を第20基板上に電極を上に向けて固定することにより、第20半導体素子は第1の基板の第1の端子に直接ワイヤボンディングすることができる。

[00 24] 請求項3記載の発明は、請求項2記載の積層型半導体装置であって、前記第2の基板は前記第2の半導体素子の外形を超えて延出した延在部を有しており、前記第2の基板の第2の端子は該延在部に形成されたボンディングパッドであって、前記第2の端子は前記第1の端子にワイヤボンディングされたことを特徴とするものである。

【0022】請求項3記載の発明によれば、第2の基板の延在部にボンディングペットを設けることにより、第1の基板へのワイヤボンディングの距離が小さくなり、確実なワイヤボンディングを行うことができる。

【0.02·3】請求項4記載の発明は、請求項3記載の積層型半導体装置であって、前記第2の基板の前記延在部に切り欠きが設けられ、前記第2の半導体素子と前記第1の基板の第1の端子とを接続するポンディングワイヤ

は前記切り欠き内を通って延在することを特徴とするものである。

【0024】請求項4記載の発明によれば、ボンディングワイヤが切り欠き部を通過するように構成することにより、ボンディングワイヤの長さを短くすることがでくき、ボンディングワイヤが周囲の部品又は隣接するボンディングワイヤに接触することを防止することができる。

【0025】請求項5記載の発明は、請求項1記載の積層型半導体装置であって、前記第1の半導体素子は前記第1の基板の前記第1の端子にワイヤボンディングされ、前記第2の半導体素子は前記第2の基板の前記第2の場子にワイヤボンディングされたことを特徴とするものである。

【0026】請求項5記載の発明によれば、第2の半導体素子が第2の基板の第2の端子にワイヤボンディングされ、第2の半導体素子が第1の基板の第1の端子にワイヤボンディングされる。このため、第2の半導体素子が第1の半導体素子よりかなり小さいサイズであっても、ワイヤボンディングの距離を長くすることなる。第2の半導体素子を第1の基板に電気的に接続することができる。

「1000 202 環境求項 6記載の発明は、請求項 5記載の積層型半導体装置であって、前記第 2 の基板は前記第 2 の 半導体素子の外形を超えて延出した延在部を有しており、前記第 2 の基板の前記第 2 の端子は該延在部に形成された第 1 のボンディングバッドを介じて前記第 1 の基板の前記第 1 の端子にワイヤボンディングされたことを特徴とするものである。

(0) 0.2 8 1 請求項 6 記載の発明によれば、第2の基板の延在部にボジディングバッドを設けることにより、第1の基板へのワイヤボンディングの距離が小さっなり、確実なワイヤボンディングを行うことができる。

【00029】請求項7記載の発明は、請求項6記載の積層型半導体装置であって、前記第2の半導体素子は前記第2の基板に形成された第2のボンディングバッドにワイヤボンディングされ、該第2のボンディングバッドは前記第2の基板上に形成されたパターン配線を介して前記第1のボンディングバッドに接続されたことを特徴とするものである。

【0030】請求項7記載の発明によれば、第2の基板に形成されたパターン配線を介して、第2の半導体素子の電極を第2の基板の任意の位置に引き回すことができる。したがって、ワイヤボンディングの位置を任意の位置に変更することができ、自由度の高いワイヤボンディングを実現することができる。

【0031】請求項8記載の発明は、請求項1記載の積層型半導体装置であって、前記第2の基板は周囲に向かって延出した延出部を有し、該延出部はパッケージされ

た半導体装置の側面に露出した端面を有することを特徴とするものである。 図形 (2013) (2013) (2013)

【0032】請求項8記載の発明によれば、第2の基板の延出部は半導体装置の内部から延在して側面に露出する影半導体装置の内部に存在する水分は、延出部と封止樹脂との界面に沿って移動し、側面に露出した部分から半導体装置の外部に放出される。したがって、ハンダリフローの際に半導体装置内部に閉じ込められた水分が急激に蒸発することに起因したボッドの発生などを防止することができる。半導体装置の信頼性を向上することができる。

【0033】請求項9記載の発明は表請求項8記載の積層型半導体装置であって表前記延出部の端面は前記積層型半導体装置を個片化する際の切断により形成された切断面であることを特徴とするものである。

【900 304 於請求項為配載の発明によれば、複数の第2 の基板同士を繋続部分を延出部として形成し、半導体装置を個片化する際に延出部を切断することで、半導体装置の側面に露出した延出部の端面を容易に形成することができる。 あっちゅう いっと

ット0.03.5 張請求項 160 記載の発明は決請求項 160 記載の 積層型半導体装置であって、前記第2の基板の前記第2 の端子が設成られた面とは反対側の面に実質的に全面に 渡方で伝熱層が設体られたことを特徴とするものであ る。2017年 1875年 1875

派のの3.6 記請求項派の記載の発明によれば参第2の基板の伝熱層は半導体装置内の熱を拡散して温度分布を均一化するよう作用し、半導体装置の温度を実質的に下げることができる景伝熱層は金属層であることが好ましい。

10003元期請求項目が記載の発明は点積層型半導体装置であって、外部接続用端子が設けられた第二の基板と、該第一の基板上に積層状態で搭載された複数の半導体素子の間に設けられた第2の基板とを有じ、前記第1の基板上に前記半導体素子と前記第2の基板とがバッケージされた積層型半導体装置であって、前記第2の基板は、直上の半導体素子の外周より延出した延在部を有しており、前記半導体素子の外周より延出した延在部を有しており、前記半導体素子ののようとも一方に電気的に接続されたボンディングバッドが前記延在部に設けられ、該ボンディングバッドはワイヤボンディングにより前記第1の基板に電気的に接続されたことを特徴とするものである。

【0038】請求項11記載の発明によれば、任意の数の同種類の半導体装置を積層状態で第1の基板上に配置してバッケージすることができる。上述の発明において、例えば、前記半導体素子は同種類の半導体素子であり、第1の基板に対して同じ位置の垂直方向に積層されることとしてもよい。また、第2の基板の延在部の延在長さは、第1の基板に近づくほど大きくなり、最上段に

位置する第2の基板から順に直下の第2の基板にワイヤ ボンディングされ、最下段に位置する第2の基板は第1 ・の基板にワイヤボンディシグされることとしてもよい。 さらに、第2の基板の延在部は実質的に等しい延在長さ を有しており、第2の基板の各々は第1の基板に直接ワ 、イヤボンディシグされることと思てもよい語が、『大学は、 、【0.0/3.9】請求項、1.2記載の発明は海外部接続用端子 が設けられた第1の基板と冷酸第4の基板の該外部接続 用端子が設けられた面の反対側の面に設けられた第1の 端子と、該第1の基板上に搭載された少なくとも一つの 第1の半導体素子と、該第1の半導体素子上に設けられ た再配線層と参該再配線層止に搭載された少なくとも一 つの第2の半導体素子と呼該再配線層上に搭載された試 験用半導体素子とがバッケージされた積層型半導体装置 であって、前記第二の半導体素子及び前記第2の半導体 素子の少なくとも一方は終前記再配線層を介して前記第 11の基板に電気的に接続されば且つ前記試験用半導体素 一子は前記再配線層に電気的に接続されたことを特徴とす るものである。計画を平面には自然とは、サールはは、無面の気

【0040】請求項12記載の発明によれば、第小の半導体装置上に再配線層を介しで第2の半導体素子と試験用半導体素子とが搭載される。第一の半導体素子及び第2の半導体素子の試験を行うための試験回路を試験用半導体素子に形成することにより、半導体装置内部に試験回路を容易に組み込むことができる。また、第1及び第2の半導体素子の全での電極を半導体装置の外部に引き出す必要はなく、試験用回路に接続する入力及び出力端子を半導体装置に設けるだけでよい。これにより、半導体装置の寸法を増大することなく試験回路を組み込むことができる。

報(0.0 年前) 請求項(1.3 記載の発明は、積層型半導体装置の製造方法であって、第下の半導体素子に突起電極を形成じ、単前記第下の半導体素子を第2の基板にプリップ、チップ実装し、一該第2の基板の前記第下の半導体素子の基板よりがさい寸法を有する第2の半導体素子を固定すると共に前記第1の半導体素子を第1の基板に関すると共に前記第1及び第2の半導体素子の各分を前記第1の基板にワイヤボジティングし、前記第1の基板上において、前記第1及び第2の半導体素子及び前記第2の基板を一体的に封止し、前記第1の基板の裏面に外部接続用電極を形成する各工程を有することを特徴とするものである。

【0042】請求項13記載の発明によれば、第1の半導体素子を第2の基板にブリップチップ実装することにより、第1の半導体素子の電極を第2の基板の反対側に形成されたボシディングパッドに電気的に接続することができる。このボンディングパッドを第1の基板にワイヤボンディングすることにより、第1の半導体素子を第1の基板に電気的に接続することができる。また、第2の半導体素子を第2の基板上に電極を上に向けて固定す

ることにより、第2の半導体素子は第1の基板に直接ワイヤボンディングすることができる。

【0043】請求項1.4記載の発明は、積層型半導体装置の製造方法であって、第1の基板の表面に第1の半導体素子の上に第2の基板を固定し、且つ該第2の基板より小さい寸法を有する第2の半導体素子を前記第2の基板の上に固定し、前記第2の半導体素子を前記第2の基板及び前記第1の半導体素子の各名を前記第1の基板にワイヤボンディングすると共にが前記第2の基板及び前記第1の基板上において、前記第1及び第2の半導体素子及び前記第2の基板を示すが開記第1の基板上において、前記第1及び第2の半導体素子及び前記第2の基板を示するとを特徴とするものである。

【0044】請求項1.4記載の発明によれば、第2の半導体素子が第2の基板にワイヤボンディングされ、第2の半導体素子が第1の基板にワイヤボンディングされる。このため、第2の半導体素子が第1の米導体素子よりかなり小さいサイズであっても、ワイヤボンディングの距離を長くすることなく、第2の半導体素子を第1の基板に電気的に接続することができる。

「発明の実施の形態」次に、本発明の第1実施例について図3及び図4を参照しながら説明する。図3は本発明の第1の実施の形態による積層型半導体装置の一部の形態による積層型半導体装置の製造工程を説明するための図である。
「0045」、図3に示すように、本発明の第1の2である。
「0045」、図3に示すように、本発明の第1の半導体表 子22の同種類の半導体素 子22の同種類の半導体素 子22の同半導体素 子22の間を表 で 第1の基板であるフレキシブルブリント基板 26に搭載されている。すなわち、半導体素子22の背面は接着剤 28によりフレキシブルブリント基板 26に接着されている。

10.0 4.6 トフレキシブルブリント基板2.6 は、搭載された半導体素子2.2 より大きいサイズであり、半導体素子2.2 を搭載する表面2.6 aにポンディングパッド2.6 ciを有じている。ポンディングパッド2.6 cit. フレキシブルブリント基板2.6 の裏面2.6 bに設けられた外部接続用突起電極どしてのハンダボール3.0 に電気的に接続されている。

【0.047】半導体素子22の上には第2の基板であるプリント回路基板32が配置され、半導体素子22はプリント回路基板32に対してフリップチップ実装されている。すなわち、半導体素子22の電極22aには突起電極(バンプ)34が形成され、突起電極34とプリント回路基板32の裏面32aに形成された電極パッド32bとがフリップチップ接合されている。また、プリント回路基板32の表面32cにはボンディングパッド32dが形成されており、ボンディングパッド32dは電

極パッド326に電気的に接続されている。したがって、半導体素子22の電極22aは、突起電極34及び電極パッド326を介してボンディングパッド32dに電気的に接続されている。

【0048】また。半導体素子24は、電極24aが形成された面を上に向けだ状態で、プリント回路基板32の表面32cに接着削36により固定されている。そして、半導体素子24の電極24aは、ボンディングワイヤ38aによりフレキシブルブリント基板26のボンディングパッド26cに電気的に接続されている。また、プリント回路基板32のボンディングパッド32dば、ボンディングワイヤ38bによりフレキシブルブリント基板26のボンディングパッド26cに電気的に接続されている。

【0049】上述のように積層された半導体素子22及び24は、ボンディングワイヤ38a及び386と共に封止樹脂40により封正されており、ソッケージされた半導体装置20を構成している。

【0050】上述のように、半導体素子22の電極22 aは、突起電極34及び電極パッド32bを介しでポンディングパッド32dに電気的に接続されているため、 半導体素子22の電極22及び半導体素子24の電極2 4aの両方ともプレキンブルブリント基板26のボンディングパッド26cに電気的に接続されている。じたがって、半導体素子22の電極22a及び半導体素子24の電極24aの両方ともボンディングパッド26cを介してハンダボール30に電気的に接続されている。

【0051】上述の構成において、第2の基板として半導体素子22及び24の間に配置されたプリント回路基板32は、ボンディングパッド32dが上側の半導体素子24により覆われてしまわないように、上側の半導体素子24からはみでた部分にボンディングパッド32dが設けられている。ずなわち、第2の基板としてのプリント回路基板32は、上側の半導体素子24の外周より延出した延在部33を有しており、この延在部33にボンディングパッド32dが設けられている。

【0052】本実施の形態では、半導体素子22及び24は同種類のものであるため、サイズは等しい。したがって、半導体素子22と24とがプリンド回路基板32の表面32c及び裏面32aの同じ位置に配置されるように構成することにより、プリント回路基板32の中央部分が半導体素子22及び24の外周から延出した状態で、外周部のみが半導体素子22及び24の外周から延出した状態となる。このプリント基板の延出した部分に、半導体素子22の電極22aを接続するためのボンディングパッド32dが配置されている。

【0053】ここで、プリント回路基板32のボンディングパッド32dにボンディングワイヤ38aを接続する際に、ワイヤボンダのキャピラリがボンディングパッ

ド3:2:dの真上に配置されなければならない。したがって、プリント回路基板32:の延出部の延出長さは、キャピラリがボンディングパッド3:2:dの真上に配置できるような長さでなければならない。

【0.05.5.4】一方、ボンディングバッド 3.2 dにボンディングワイヤ 3.8 a を接続或る際は、東キャビラリから延出したボンディングワイヤの端部がボンディングパッド 3.2 dに押圧される。マブリント回路基板 3.2 の延出部は下側から支持されていないため、東京のボンディングワイヤによる押圧力により変形又は破損しないように、延出長さはなるべく短いほうが好ましい。東京第二人は、

【0.0.5.5.5】 したがってペプリント回路基板3.2の出導体素子2.2及び2.4からの延出長さは電光水ビラリが配置可能であって、且つワイヤボンズイング時の押圧力でプリント回路基板の延出部が破損しないような長さに設定される。また、プリント回路基板3.2の材質はある程度押圧力に耐えられるように剛性を有することが好ましい。

【0.0.5.6】また、フレキシブルブリント基板2.6にはボンディングワイヤ3.8。及び3.8%が接続されるボンディングパッド246。ごが設けられる。ボンディングパッド2.6にが設けられる位置はブリント回路基板3.0より外側でなければならないので、「フレキシブルブリン出基板2.6は、ブリント回路基板3.2より大きいサイズとする必要がある。

【0.05.7】次に、図4を参照しながら、本発明の第1の実施の形態による積層型半導体装置2.0の製造工程について説明する。

【0.05.8】積層型半導体装置2.0を製造点るには、まず、図4 (a) に示点ように下側の半導体素子2.2の電極2.2。 はいジブ3.4を形成する。次に、図4.4.6)に示点ように、半導体素子2.2をフリップボップボンディングによりプリント回路基板3.2に実装する。

【0,0.5.9】そして、図4((c))に示すように、下側の 半導体素子2・2の背面をフレキシブルブリント基板2.6 の表面2.6 aに接着剤2.8により接着すると同時に、上 側の半導体素子2.4を下側の半導体素子2・2の位置に合 わせて接着剤3.6によりプリント回路基板3.2の表面3 2.c.に接着する。

【(0 0 6 0 】次に、図4 (d) に示すように、半導体素子2 2 の電極2 2 a とボンディングパッド 2 6 c とをボンディングワイヤ 3 8 b により接続し、且つ半導体素子2 4 の電極2 4 a とボンディングパッド 2 6 c とをボンディングワイヤ 3 8 a により接続する。この際は後述するように、半導体素子2 2 と 2 4 は同種類の半導体素子であり、半導体素子2 2 と 2 4 の電極で共通に使用できる電極は同じボンディングパッド 2 6 c に接続される。【0 0 6 1】次に、図4 (e) 示すように、半導体素子2 2 及び2 4 をボンディングワイヤ 3 8 a 及び3 8 b と

共に封止樹脂40により封止する。そして、図4(f)

に示すように、フレキシブルブリント基板26の裏面26bに外部接続用突起電極としてのハンダボール30を 形成してご積層型半導体装置20が完成する。

【0062】本実施の形態による積層型半導体層装置2 0では、下側の半導体素子22と上側の半導体素子24 とが同種類の半導体素子であって、そのサイズが同じで あるが、それらの間に第2の基板としてのプリント回路 基板32を設けているため、下側の半導体素子22の電 極22 a をプリント回路基板32を介して第1の基板と してのフレキシブルブリント基板 2.6 のボンディングバ ッド26cに接続することができる。すなわち、プリン ト回路基板32を設けるだけの簡単な構成で、同種類の 半導体素子を積層状態でパッケージして一つの半導体装 置とするごとができる。マギリトリンサーコミオケを持つ - 【0063】図5は半導体装置20における半導体素子 22及び24を同種類のメモリチップ(12人0構成:8。 ビッド×2=16ビッド)をした場合の配線例を示す図 である。図5に示すような配線構成とすることにより、 1/0構成を変更せずにメモリ容量を2倍にすることが できる。なお談図5において、メモリ1は下側の半導体。 **素子22に相当するメモリチップを表じ、メモリ2は上** 側の半導体素子2.4に相当するメモリチップを表す。実 際は、メモリ2はメモリ1の上に積層されているが、図 5では便宜生並べて示しである。1943年

【0064】メモリ1及びメモリ2の各々は、下位8b i セドンの端子、上位8b にセドンの端子、 / BYTE 端子、 Address またでの他端子を有している。 さらに、メモリ1は/CE#1端子(チップイネーブル端子)及びVCC#2端子を有している。 これらの端子のうち、下位8b には / O端子、上位8b i セドンの端子。 / BYTE端子及びAddress またの他端子については、メモリ1とメモリ2に共通の信号を入力することができるので、半導体装置20の同じ外部接続端子 (ハンダボール)。30 へと接続される。 ずなわち、メモリ1とメモリ2にでそれぞれ対応する端子は、ボンディングワイヤ38a及び38bによりプルキシブルプリント基板26の同じボンディングパッド26cに接続される。

【0065】一方、これらの端子のうち、メモリーの/CE#1端子(チップイネーブル端子)及びVCC#1端子と、メモリ2の/CE#2端子(チップイネーブル端子)及びVCC#1端子とは、メモリ1及びメモリ2を単独に制御できるように、別々に外部接続端子に接続される。すなわちはメモリ1及びメモリ2のチップイネーブル端子には別々に信号を供給できるようにするために共通化できないため、各々別の外部接続用端子に接続される。したがって、メモリ1の/CE#1端子は半導体装置20としての/CE#1端子は半導体装置20としての/CE#

2端子に接続されており、各々別個に信号を供給することができる。なお、メモリ1のVCC#1端子とメモリ2のVCC#2端子は共通化することもできるが、本実施の形態では別々の外部接続用端子に接続されている。【0066】図6は、図5に示す配線例を実現するために設けられるボンディングワイヤの一部を示す簡略図である。図6において、上側のメモリトの下位8bitーノの端子(電極22aに相当)。のうち、DQ0、DQ8、DQ1、DQ9端子が示されている。また、第2の基板としてのプリント回路基板32には、下側のメモリ2のDQ0、DQ8、DQ1、DQ9端子に接続されたボンディングパッドが示されている。「【0067】メモリ1及びメモリ2のDQ0、DQ8、

DQ1, DQ9端子には、共通の信号を入力することが、 できるため、これらの端子は第1の基板としてのフレキ シブルプリント基板26の同一の端子に接続される。例 えば、上側のメモリ1のDQO端子と、下側のメモリ2。 のDQ0端子に接続されたボンディングパッドとは、基 板2.6の同じボンディングパッド2.6 c に接続される。 【0068】ここで、上側のメモリ1のDQ0端子とボ ンディングパッド26 c とを結ぶポンディングワイヤ2 8 a と、下側のメモリ2のDQ-0端子に接続されたボン ディングバッド3 2 d とボンディングバッド 2.6 c とを 結ぶボンディングパッド 2-8-bとは、図3に示すように 高さ方向にずらじて互いに接触しないように構成されて いる。図6に示す例では、プリント回路基板32の配線 により、ボンディングパット3-2 dの位置をボンディン グワイヤが延在する方向に対しで横方向にもずらすこと により、ボンディングワイヤ 2-8 a と 2 8 b とがより一 層接触しにくいように構成じている。

【000.69】図7は図5に示すメモリ1及びメモリ2の配線を変えて、1人O構成を2倍にした例である。すなわち、図7に示す配線例では、下位8.b i t 1 / O端子と上位8.b i t 1 / O端子と上位8.b i t 1 / O端子とは共通に接続せず、各々別々に半導体装置2.0の外部接続用端子(バンダボール)に接続される。したがって、これらの端子は、ボンディングワイヤ3.8 a 及び3.8 b によりフレキシブルブリント基板2.6 の別々のボンディングパッド2.6 c に接続される。

【00~70】メモリーの/CE#1端子(チップイネーブル端子)及びVCC#1端子と、メモリ2の/CE#2端子、(チップイネーブル端子)及びVCC#2端子とは、いずれか一方のメモリのみを使用する場合を考慮して、別々に外部接続端子に接続される。また、/BYTE端子はパッケージ内部で接続されてDWARD端子として一つの端子に接続される。DAORD端子は、I/O構成を16ビットと32ビットとに切り替える機能を果たす。その他の端子はすべて共通化可能である。

【0071】図8は、図7に示す配線例を実現するために設けられるボンディングワイヤの一部を示す簡略図で

ある。 図8 において、上側のメモリ1の下位8 bitl/O端子(電極2.2 a に相当)。のうち、DQ0, DQ:8, DQ1(注) DQ9端子が示されている。また、第2の基板としてのプリント回路基板32には、下側のメモリ2のDQ0, DQ8, DQ4後DQ9端子に接続されたボンディングパッド352 dが示されている。

【0072】メモリー及びメモリ2のDQ0, DQ8, DQ1, DQ9端子には原各々別個に信号を入力するため、ごれらの端子は第1の基板としてのフレキシブルブリント基板26の別個の端子に接続される。例えば、上側のメモリ1のDQ0端子はDQ端子として基板26のボンディングパッド26cに接続され、下側のメモリ2のDQ0端子に接続されたボンディングパッドはDQ8端子として別のボンディングパッド26cに接続される。

【0.0 7/3】にこで、上側のメモリ1のDQの端子とDQの端子に相当するボンディングパッド26cとを結ぶボンディングワイヤ28aと、下側のメモリ2のDQ0端子に接続されたボンディングパッド32dとDQ8端子に相当するボンディングパッド26cどを結ぶボンディングパッド28bとは、互いに平行となるように、ボンディングパッド32dの位置をボンディングワイヤが延在する方向に対して横方向にずらすことにより、ボンディングワイヤ28aと28bとが接触しにくいように構成している。

【0007 4】 ごごで、上側のメモリ (電極)とフレキシブルブリント基板26のボンディングパッド26cとを結ぶボンディングワイヤ28aは、プリント回路基板32に接触しないように設けられなければならない。図8に示す例では、プリント回路基板32に切り欠き32eを設けて、ボンディングワイヤ28aの長さを短くして、近傍の部品への接触を防止することができる。また、ワイヤボンディング装置のキャビラリがブリント回路基板32と接触することを防止することができる。

【0.075】図.9は、上述の実施の形態に基づいて半導体素子を複数個積層じた例を示す。具体的には、図.9% (a) 及び(b) に示す例はいずれも同種類の半導体素子4個をそれらの間に第2の基板を設けて積層した例である。積層が終了した時点では、最上段の半導体素子のみ電極が露出しており、最上段の半導体素子以外の半導体素子は第2の基板(プリント回路基板32)にプリップチップ実装されている。

【007%】図9(a)に示す半導体装置50は、同種類の半導体素子52-1~52-4を4個積層した後に一括してワイヤボンディングを行う構成である。ワイヤボンディングは、まず最上段の半導体素子52-4と最上段の第2の基板32-3との間で行われ、次に最上段の第2の基板32-3とすぐ下の第2の基板32-2と

の間で行われる。このように順次ワイヤボンディングし て最後に最下段の第2の基板32-12と第1の基板(フ レキシブルプリント基板26)との間でワイヤボンディ ングを行う。このようにワイヤボンディングを一括して 行うには、下段の第2の基板のボンディングパッドが上 段の第2の基板により覆われてしまわないように、下に いくほど第2の基板のサイズを大きくする必要がある。 □【O\O、スアシテト】図.9。 (.b.)。 に示す半導体装置 6:0 は、同種 類の半導体素子62-1~62-4を一つずつ積層しな がら、その都度ワイヤボンディングを行う構成である。 すなわち、第1の基板(フレキシブルブリント基板2) 6) 上に最下段の半導体素子 6.2 - 1 を搭載し、その上 に最下段の第2の基板32=1を搭載してスリップチッ プ実装した時点で、第2の基板32-1と第1の基板2 6との間でワイヤボンディングを行う。次に、最下段の 第2の基板3:2-1の上に下から2番目の半導体素子6 2-2を固定してその上に下から2番目の第2の基板3 21-2を搭載してフリップチップ実装売るまその後ま下 から2番目の第2の基板32-2と第1の基板2,62の 間でワイセボシディングを行う。このように、一つの半 導体素子と第2の基板とを積層する毎にワイヤボンディ ングを行っている。 そして、最上段の半導体素子。62-4を積層し、この最上段の半導体素子6.2 一.4と最上段 の第2の基板32-3との間でワイルボン元化ングする ことにより、フィヤボシ元ネングが完了する。中このよう な構成によれば、第2の1基板は全で同一のサイズとす ・ることができる。 こっとうしょ ヤスマット いっぱい

【0.078】上述の実施の形態では、ワイヤボンディングされる電極が、半導体素子の対向する。2辺に沿って配列された例に関して説明したが、電極が半導体素子の4辺に沿って配列されている場合にも適用できる。また、第2の基板(プリント回路基板3、20%は剛性を有する材料で作られることが好ましいが、基板の強度を十分確保することができるのであれば、バッケージを薄型化するためにフレキシブルブリント基板を使用してもよい。10079】次に、本発明の第2の実施の形態による積

【0.037 9】次に、本発明の第2の実施の形態による積層型半導体装置について説明する。 (1.00.0.8%)(1.00.1.10) は本発明の第2の実施の形態による

【0.0.8.03】図1、0は本発明の第2の実施の形態による積層型半導体装置の一部の断面図である。図1.1は本発明の第2の実施の形態による積層型半導体装置の積層構造を示す斜視図である。図1.2は本発明の第2の実施の形態による積層型半導体装置の製造工程を説明するための図である。なお、図10万至12において、図3に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。

【0081】図10に示すように、本発明の第2の実施の形態による半導体装置70は、2つの異なるサイズの半導体素子72及び74を積層してパッケージしたものである。下側の半導体素子72は電極が形成された面を上に向けた状態で、第1の基板であるフレキシブルプリ

【0082】フレキシブルブリント基板26は、搭載された半導体素子72より大きいサイズであり、半導体素子72を搭載する表面26歳にボンディングパッド26cは、フレキシブルブリンド基板26の裏面26bに設けられた外部接続用突起電極としてのハンダボール30位電気的に接続されている。

【00083】半導体素子72の上には第2の基板であるフレキシブルブリンド基板76が配置され、接着剤78により固定されている。フレキシブルブリンド基板76の表面76cにはボンディングパッド76d及び76bが形成されている。ボジディングパッド76dは、フレキシブルブリンド基板76の周囲部分に形成されておいる。ボンディングパッド76dはフレキシブルブリント基板76の内側部分で半導体素子74が配置される部位の周辺に配置されている。ボンディングパッド76dに電気的に接続されている。またボ半導体素子74位、電極74点が形成された面を上に向けた状態で、フレキシブルブリンド基板76の表面76cに接着剤80により固定されている。

【0087】上述のように積層された半導体素子で2及び74は、ボンディングワイヤ82,84,86と共に封止樹脂40により封止されており、パッケージされた半導体装置70を構成している。

【0088】上述のように、半導体素子72の電極22 a及び半導体素子74の電極74aは両方ともフレキシ ブルプリント基板26のボンディングパッド26cに電 気的に接続されており、したがって、半導体素子72の 電極72a及び半導体素子74の電極74aの両方とも ボンディングパッド26cを介して外部接続用端子であ るハンダボール30に電気的に接続されている。 【0089】上述の積層構造において、下側の半導体素 子72の上に設けられる第2の基板としてのフレキシブ ルプリント基板7.6は、下側の半導体素子7.2の電極7 2 aが配置された部位より内側となるような大きさであ る。より詳細には、フレキシブルブリント基板7.6の端 部が、電極72aにワイヤボンディングを施す際にワイ セポンディング装置のキャピラリがフレモシブルブリン ト基板7.6の端部に接触しないような大きさとされる。 【0.09.0】また、フレキシブルプリント基板で6のボ ンディングパッド76bは、積層される半導体素子 7-4。 の大きさに対応した位置に設けられる。すなわち、ボン ディングパッド 7.6 bは、半導体素子 7.4 の電極 7.4 a との間でワイヤボンディングを容易に行うことができる ような位置に設けられる。すなわち、ボンディングパッ ド76 bは、上側の半導体素子74の外周から延出した 延在部で7に設けられるため、ボンディングパッド76 dから第1の基板であるフレキシブルプリント基板26 へのワヤボンディングを容易に行うことができる。

【0.09.1】本実施の形態において使用される第2の基板は、フレキシブルブリント基板7.6であり、上述の第1の実施の形態に使用されるブリント回路基板3.2のように剛性を有していなくてもよい。すなわち、本実施の形態では、第2の基板の全体が下側の半導体素子7.2の上に搭載されて支持されるので、柔軟性を有していても問題はない。

【0092】また、図11に示すように、本実施例における上側の半導体素子7.4は下側の半導体素子7.2に比較して非常に小さいサイズであるが、第2の基板であるブレキシブルブリント基板7.6を設けることにより、上側の半導体素子7.4の電極7.4 a を第1の基板であるフレキシブルブリント基板2.6のボンディングパッド2.6 cまで効率的に接続することができる。

【0093】フレギンブルブリンド基板7.6のパターン 配線7.6 eは、比較的自由に配置することができる。例 えば、半導体素子7.6の一辺側に設けられた電極に対応 するボンディングパッドを反対側まで引き回すことも可 能である。

【0 0 9 4】次に、図1 2 を参照しながら図1 0 に示す 半導体装置70の製造工程について説明する。

【0095】まず、図12(a)に示すように、上述のような構成のフレキシブルプリント基板2.6及び7.6と、半導体素子7.2及び7.4とを準備する。次に、図12(b)に示すように、フレキシブルプリント基板2.6及び7.6と、半導体素子7.2及び7.4とを積層して各々を接着剤2.8,7.8,8.0により固定する。

【0096】次に、図12(c)に示すように、上側の

半導体素子 7 4の電極で 4 a とフレキシブルプリント基板 7 6のボンディングパッド 7 6 b とをボンディングワイヤ 8 2 により電気的に接続する。また、下側の半導体素子 7 2 の電極で 2 a とフレキシブルプリンド基板 2 6 のボンディングパッド 2 6 c とをボンディングワイヤ 8 4 により電気的に接続する。更に、フレキシブルプリント基板 7 6 のボンディングパッド 7 6 d とフレキシブルプリント基板 2 6 の 7 ボンディングパッド 2 6 c とをボンディングワイヤ 8 6 により電気的に接続する。

【00097】ワイヤボンディング主程が終了した後点図 12 (d) に示すように、半導体素子72及び不得をボンディングワイヤ82,884,886と共に封止樹脂40 により封止する。そして、図12 (e) に示すようには フレキシブルプリント基板26の裏面266に外部接続 用突起電極としてのバンダボール30を形成して、積層 型半導体装置でのが完成する。

【0098】図10に示意半導体装置で0においては、下側の半導体素子の正にフレギシブルグリント基板を介して許つの半導体素子を積層しているが、上側の半導体素子が下側の半導体素子に比較してかなり小さい場合は、図13に示すようにフレキシブルブリント基板を介して複数個の半導体素子を下側の半導体素子に積層することもできる。

【00099】図13に示す半導体装置90では、下側の半導体素子72に対じたプレキジブルプリンド基板7.6を介して2つの半導体素子74-1及び74-2を積層している。半導体装置90の各部の構成及び製造方法は、図10に示す半導体装置70とほぼ同様であり、その説明は省略する。

【0 下0 0 】以上のように、本実施の形態による積層型半導体層装置で0及び9 0では、下側の半導体素子で2とはサイズが大きぐ異なっているが、それらの間に第2の基板としてのフレキシブルブリント基板で6を設けでいるため、下側の半導体素子72の電極72 aをフレキシブルブリント基板で6を介して第1の基板としてのフレキシブルブリント基板で6を介して第1の基板としてのフレキシブルブリント基板で6を設けるだけの簡単な構成で、サイズが大きく異なる複数種類の半導体素子を積層状態でパッケージレで一つの半導体装置とすることができる。

【0101】上述の実施の形態では、ワイヤボンディングされる電極が、半導体素子の対向する2辺に沿って配列された例に関じて説明したが、電極が半導体素子の4辺に沿って配列されている場合にも適用できる。

【0102】また、下側の半導体素子72はワイヤボンディングによりフレキシブルブリント基板26に接続されているが、上述の第1の実施の形態のように、下側の半導体素子72に突起電極を設けてフレキシブルプリント基板76にフリップチップ実装することとしてもよ

い。この場合、下側の半導体素子72も、フレキシブル プリント基板76を介してフレキシブルプリント基板2 6に電気的に接続されることとなる。

【0.10 3】また。第2の基板として柔軟性を有し薄膜化可能なフレキシブルブリント基板7.6を使用しているが、剛性を有する材料で作られたプリント回路基板を用いることとしてもよい。

【0104】また、図13に示す半導体装置90では、 上側の半導体素子を2つ(複数個)としているが、下側 の半導体素子も複数個とすることもできることは、上述 の説明から容易に理解できるであろう。 【0/1/0/5】次に、2 1/0 に示す本発明の第2の実施の 形態による半導体装置70の様々な変形例についで図1 4の至図1歳なを参照しながら説明する。図14は半導体 装置 9.0 の第11の変形例を示す図でありませ(a) は内部 を示す平面図(4分の手)」でありたべ(b)には※(a)※にお ける文明Vim X RV線に沿った断面図である。同様にし 図15は半導体装置90の第2の変形例を示す図である り、「、(a)」は内部を示す来面図(4分の1分でありせる (b)をはく(a))におけるXV-XV線に沿った断面図で ある。また、図1:6は半導体装置。9:0の第3の変形例を 示す図であり、(a)、は内部を示す平面図例(4分の16)。 であり、(b)は(a)をにおけるX-V-国語X-V出線に沿 った断面図である。また意図1.7は半導体装置90の第 4の変形例を示す図であり、((金)は内部を示す平面図 (4分の計) まであり(a) (b) は (a) における XV トー - X 以自己線に沿った断面図である。。。 は 診療に () あんじ 【0.1.0 6】 図1 4 に示す第18の変形例は32図 180 に示 す半導体装置70と基本的に同じ構成であるが3回フレキ シブルブリント基板7:6のボンディングパッド746はと 下側の半導体素子72の電極72aとを接続するボンデ ィングワイヤ 814 Aが追加されている点が異なる。ですな わち、図示4に示す第10変形例では原下側の半導体素 子で2はフェイスアップでフレキシブルプリント基板2 6 に搭載されてワイヤボンディンプされ、上側の半導体 素子7.4はフレキシブル基板を介してフェイスアップで 搭載されてワイヤボンディングされている。ボンディン グワイヤ 8:46Aは、上側の半導体素子7:46と下側の半導 素子72とを電気的に接続するものである。これによっ り、上側の半導体素子7.4と下側の半導体素子との間で の信号の伝達経路が短縮され、高速な信号の伝達が可能 となる。強集制像からきょう、おけられる成というではる

【010子】図15に示す第2の変形例は、図10に示す半導体装置で0と基本的に同じ構成であるが、下側の半導体素子で2をフェイスダウンでフレキシブルブリント基板26に搭載した点が異なる。すなわち、下側の半導体素子72はフレキシブルブリント基板26に対してフリップチップボンディングされており、上側の半導体素子74はフレキシブルブリント基板76を介してフェイスアップで搭載されワイヤボンディングされている。

1【0 1 0 8】図16に示す第3の変形例は、図10に示す半導体装置70と基本的に同じ構成であるが、上側の半導体素子74をフェイスダウンでフレキシブルブリント基板76に搭載した点が異なる。すなわち、上側の半導体素子74はフレキシブルブリント基板76に対じてフリップデップボンディングされており、下側の半導体素子72はフレキシブルブリント基板26に搭載ざれワイヤボンディングされている。

【0109】図17に示す第4の変形例は、上述の第2の変形例と第3の変形例をと組み合わせたものでは上側の半導体素子で2の両方ともフェイスダンで搭載されている。すなわち、上側の半導体素子74はフレキシブルブリンド基板で6に対してフリップチップボンティジグされており、下側の半導体素子712もフレキシブルブリジド基板26に対してフリップチップボンディングされているパーキーではフリップチップボンディングされているパーキーではフリップチップボンディングされているパーキーではフリップ・プチップボンディングされているパーキーではフリップ・プチップボンディングされているパーキーではフリップ・プチップボンディングされているパーキーではフリップ・ファブボンディングされているパーキーでは、アール・ファップ・ファブボンディングされているパーキーでは、アール・ファップ・ファブボンディングされているパーキーでは、アール・ファブ・ファブボンディングされているパーキーでは、アール・ファブボンディングされているのでは、アール・ファブボンディングでありません。

【0111 0】以上のような本発明の第2の実施の形態及

びその変形例による半導体装置において、ギフレキシブル ブリント基板 7.6% (第2の基板)でを図述 8に示すように 構成することにより、ハンダリブロー時半導体装置内部 からの水分排出効果を得ることができる。図 1-8 は不側 の半導体装置で200上にプレギシブルブリント基板で6 日を積層しだ状態を示す平面図である。はいちょう「「中心」 11/0 1/16/10 本発明による半導体装置において。h下側の 半導体素子 7/2 は複数個つながった状態でその上にフレ キシブルブルンド基板 7.6及び上側の半導体素子で4を 積層し、樹脂封止した後にダイシング等により分離して - 個々の半導体装置を形成することとしてもよい。 この場 合い第2の基板とじでのフレギジブルブリンド基板76 は複数個つながった状態で一枚のシートとして供給され 10個分生機能能下一個的電腦上工中企業組織支持形式各門。18 ↑【0・16.16.20】第二章では一枚のジュトにおける各プレキシ ブルブリッド基板で6を2回18に示すようにその四隅 `で繋げることとする。この場合、各フレキシブルブリン ・ト基板7.6を繋げる延出部7.6Aは、半導体装置を個片 化する際の切断ライン (ダイシングライン) において切 断される。したがって、図1.9に示すように、切断され た第2の基板の延出部76Aの端面(切断面)は分離さ

【0114】なお、延出76Aを設ける位置は、フレキシブルプリント基板76の四隅に限ることなく、任意の位置とすることもできる。図19において3つの延出部

76Aの切断面が示されているが、中央に位置する切断面は4隅に設けられた場合の切断面を示しており、左右の切断面は延出部76Aがフレキシブルプリント基板76の四隅の間の各辺の任意の位置に設けられた場合の切断面を示している。

【01.1.5】また、第2の基板としてのフレキシブルプ

リント基板76に、図20に示すように金属層768の ような熱伝導性の良好な材料の層を実質的に全面にわた って設けることにより、半導体素子7.2及び7.4の熱を 拡散し放出することができる。これにより、部分的に大 きな発熱があっても半導体装置内部の温度を平均化する ことができ、部分的な高温部分を防止することができ、 る。また、上述の延出部76Aにより熱を外部に放出す る効果を一層高めるごとができる。これでは、 ₩0,1 1 6 次に、本発明の第3の実施の形態による積 層型半導体装置について説明する。本発明の第3の実施 の形態におる積層型半導体装置は、半導体装置内に試験 専用チップが設けられたものである。 【01147】上述の実施の形態において、半導体装置内 で積層される半導体素子はパッケージ内で互いに接続さ れる場合がある。例えば、主図13に示す上側の半導体素 子で4--1,-74-2はパフレキジブルブリンド基板7 6を介して下側の半導体素子72に接続されているだけ の場合もあり得る。一般的に、積層型半導体装置では、 内部の半導体素子が半導体装置の内部だけで機能し、外 部との接続を必要としない場合がある。

【0.1-1.8】 しかし、半導体素子を半導体装置としてバッケーションを後は、各半導体素子の機能を確認するために試験を行う必要があり、そのためには、半導体装置の外部に設けられた試験回路を各半導体素子に接続する必要がある。上述のように、半導体装置内だけで機能する半導体素子は外部に接続する端子を必要としないため、試験のためだけに外部接続端子を設けることとなる。すなわち、半導体装置に試験用端子を追加することとなり、結果として半導体装置の寸法が増大してしまう。

【0.1-1.9】図2.1は、試験用端子の追加による半導体装置の寸法の増大を示す図である。図2.11(a) は試験用端子が無い場合の半導体装置の断面図であり、図2.1(b) は試験用端子を追加した場合の半導体装置の断面図である。図.24%(a) に示す半導体装置及び図2.11

(b) に示す半導体装置共に同じザイズの下側の半導体素子1-0-2及び上側の半導体素子1-0-4を有しているが、通常の端子1-0-6に加えて試験用端子1-0-6 Aを基板1-0-8に形成することにより、半導体装置自体の寸法が増大している。

【0 1:2 0】そこで、予め半導体素子内に試験回路を形成しておき、自己機能診断を行うことのできる半導体素子が提案されている。自己機能診断技術は、一般にBIST (Built in Self Test)、と称され、半導体装置の試験の容易化を目的とするものである。BIST技術によ

る半導体素子を用いることにより、試験用端子を設ける必要はなくなり、端子数の増加による半導体装置の寸法の増大を阻止することはできる。しかし、BIST技術を用いるには、半導体素子の開発段階から試験回路を検討しなければならない。特に、複数の半導体素子を積層する場合は、半導体素子の組み合わりBI発段階から考慮して組み込むべき試験回路を検討することを考慮して組み込むべき試験回路を検討することを考慮して組み込むべき試験回路を検討することを考慮して組み込むべき試験回路を検討することを考慮して組み込むべき試験回路を検討するという問題がある。また、BIST技術を既存の半導体素子の組み合わせ構造に用いることが難じいというだ問題がある。

【0.12年】また、B.I.S.T技術を用いることにより端子数が減っても、半導体素子に試験回路を設けるために半導体素子自体の寸法が増大する。例えば、図2.2に示すように、積層する半導体素子の下側の半導体素子、0.2の寸法の増大に伴って基板10.8の寸法も増大し、結果として半導体装置の寸法も増大してしまう。また、図2.3に示すように、生側の半導体素子10.4に試験回路を組み込んだ場合、試験回路が組み込まれていない場合の半導体装置10.4は積層可能であっても、試験回路を組み込んだ半導体装置10.4は積層できなべなるといった問題が生じることもある。

[0 1 2 2 ] そこで、本発明の第3の実施の形態では、 試験回路専用の光導体素子を別個に作成し、積層する半 導体素子の一つとして加えている。

【0 18 233】 図24 は本発明の第3の実施の形態による 積層型半導体装置 1、1 10の断面図である。積層型半導体 装置 11 10 において、下側の半導体装置 11 0.52 は接着剤 16 12 を介してフェイスアップで基板 11 0.8 に搭載され ている。半導体装置 11 0 2 の回路形成面には再配線層 1 1 4 が形成され、最配線層 1 1 4 に設けられた電極と基 板 1 0 8 に設けられた電極 1 0 8 a とはボンディングワイヤ 1 1 6 により接続されている。上側の半導体素子 1 0 4 は、再配線層 1 1 4 の上に接着剤 11 1 8 を介して固 定されている。半導体素子 1 0 4 の電極はボンディングワイヤ 1 2 0 により再配線層 1 1 4 に接続されている。

【0124】ここで、本実施の形態では、試験回路のみが形成された半導体素子』2.2が、再配線層1-1:4の空きスペースに搭載され、接着材1.24により固定されている。半導体素子1.22の電極はボンディングワイヤー26により再配線層に接続されている。すなわち、試験用の半導体素子1.22は、下側の半導体素子1.02が上側の半導体素子1.04に比較して十分大きく、再配線層1.14に開きスペースがあることが望ましい。

【0125】上述の第1の半導体素子102、第2の半導体素子104及び試験用半導体素子122及びボンディングワイヤ116,120,126は、基板108上

で封止樹脂130により封止されている。・・

【0126】以上の構成において、試験用の半導体素子122は再配線層114を介して半導体素子102及び104に接続されており、半導体素子102及び104の試験を行うための回路を提供している。したがって、試験用の半導体素子122に外部から示ストデニタを入力するための端子とテスト結果を出力するための端子とを基板108に設けるだけでは半導体素子102及び104の試験を行うことができる。すなわち、高半導体素子102及び104の電極全てに外部から接続できるように基板108に端子106を設ける必要はなく、半導体素子112に必要な端子を追加するだけで試験を行うことができる。中央の第一、一点の表現の11(18)

【0127】試験用の半導体素子122は、積層される半導体素子和02及び和04とが決定されてから設計してもよくにまた何ある程度標準化した試験回路として予め準備しておくっともできる。半導体素子122は試験を行うことができる。また試験の容易化及び試験時間の短縮が達成できる。

【0回2.8】 なお。図2.4に示す積層型半導体装置1.1 0.では、正側の半導体素子10.2の上に再配線層1.1。4 を設けで上側の半導体素子10.4及び試験用の半導体素子1.22を搭載しているが、両再配線層が1.44を図1.0に 示すようなフレキシブルブリント基板7.6により形成してもよい。フレキシブルブリント基板7.6により形成してもよい。フレキシブルブリント基板7.6により形成して、ターン化することにより形成したものとすることができる。フレキシブル基板7.6を用いた場合、図1.3に示す半導体装置9.0における半導体素子7.4~12及び7.4 ~2のうちいずか一方を試験用半導体素子に置き換えた 構成となる。

を示す断面図である。図2.5に示す第1の変形例は、図2.4に示す半導体装置、11.0と基本的に同じ構成であるが、試験用の半導体素子、12.2をフェイスタウンで再配線層11.4に搭載した点が異なる。東なわちに試験用の半導体素子、12.2では再配線層、14に対してフリップチップボンディングされており、1上側の半導体素子、10.4はフェイスアップで再配線層・1.4に搭載され、ワイヤボンディングされている。※※

【0131】図2:6は半導体装置1:10の第2の変形例を示す断面図である。図2:6に示す第2の変形例は、図26に示す第4の変形例は、図26に示す準導体装置1:10と基本的に同じ構成であるが、半導体素子104をフェイスダウンで再配線層114に搭載した点が異なる。すなわち、上側の半導体素子104は再配線層114に対してフリップチップボンディングされており、試験用の半導体素子122はフェイ

スアップで再配線層114に搭載され、ワイヤボンディングされている。

【01.32】図2.7は半導体装置110の第3の変形例を示す断面図である。図27に示す第3の変形例は、図24に示す半導体装置1100と基本的に同じ構成であるが、試験用の半導体素子122をフェイスダウンで再配線層1714に搭載し且つ半導体素子104もフェイスダウンで再配線層1714に搭載した点が異なる。すなわっちで試験用の半導体素子122は再配線層1714に対してブリップチップボンディングされでおり、上側の半導体素子104も再配線層は14に対してブリップチップボンディングされている。バスカイラででは、

【0133】以上説明したように本発明は以下の発明を含むものである。 1 ・ 4 5 × 2 1 4 6 6 7 5 1 5 1 7 1 7 1 7 1 7 1 7 1 7 1

[1041.3.4]」(付記1))外部接続用端子が設けられた第1の基板と、該第1の基板の該外部接続用端子が設けられた面の反対側の面に設けられた第1の端子と、「該第1」の基板上に搭載された少なくとも一つの第1の半導体素子上に設けられた第2の基板と、該第2の基板上に搭載された少なくとも一つの第2の半導体素子とがバジケージされた積層型半導体装置であって採前記第1の半導体素子及び前記第2の半導体素子の少なぐとも一方は、前記第2の基板の第2の端子に電気的に接続され採用の前記第2の端子は前記第11の端子にウイヤボンディングされたことを特徴とする積層型半導体装置。

(付記2) 付記計記載の積層型半導体装置であって、前記第2の半導体素子は前記第1の基板の第1の端子にワイヤボンディングされば前記第1の半導体素子は前記第2の基板の第2の場子は前記第1の基板の第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置であっては前(付記3) 付記2記載の積層型半導体装置であっては前

(付記3)・付記2記載の積層型半導体装置であって、前記第2の基板は前記第2の半導体素子の外形を超えて延出した延在部を有しており、前記第2の基板の第2の端子は該延在部に形成されたボンディングパッドであって、前記第2の端子は前記第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置。

(付記4) 付記3記載の積層型半導体装置であって、前記第2の基板の前記延在部に切り欠きが設けられ、前記第2の半導体素子と前記第1の基板の第11の端子とを接続するボンディングワイヤは前記切り欠き内を通って延在することを特徴とする積層型半導体装置。

(付記5) 付記1・記載の積層型半導体装置であって、前記第1・の半導体素子は前記第1・の基板の前記第1の端子にワイヤボンディングされ、前記第2の半導体素子は前記第2の基板の前記第2の端子にワイヤボンディングされ前記第2の基板の前記第2の端子は前記第1の基板の前記第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置。

(付記6)付記5記載の積層型半導体装置であって、前記第2の基板は前記第2の半導体素子の外形を超えて延出した延在部を有しており、前記第2の基板の前記第2の場子は該延在部に形成された第1のボンディングパッドを介して前記第1の基板の前記第1の端子にワイヤボンディングされたことを特徴とする積層型半導体装置。(付記7)付記6記載の積層型半導体装置であって、前記第2の半導体素子は前記第2の基板に形成された第2のボンディングパッドは前記第2の基板に形成された。第2のボンディングパッドは前記第2の基板上に形成された。該第2のボンディングパッドは前記第2の基板上に形成された。とを特徴とする積層型半導体装置。

(付記8)付記1記載の積層型半導体装置であって、前記第2の基板は周囲に向かって延出した延出部を有し、該延出部はパッケニジされた半導体装置の側面に露出した端面を有することを特徴とする積層型半導体装置。(付記9)は付記8記載の積層型半導体装置を個片化する際の切断により形成された切断面であることを特徴とする積層型半導体装置。

(付記書の)付記1記載の積層型半導体装置であって、前記第2の基板の前記第2の端子が設けられた面とは反対側の面に実質的に全面に渡って導電層が設けられたことを特徴とする積層型半導体装置。

(付記11)外部接続用端子が設けられた第1の基板と、該第1の基板上に積層状態で搭載された複数の半導体素子と、該複数の半導体素子の間に設けられた第2の基板とを有し、前記第1の基板上に前記半導体素子と前記第2の基板とがパッケージされた積層型半導体装置であって、前記第2の基板は影直上の半導体素子の外間に近近であって、前記第2の基板は影直上の半導体素子の外間に乗業子の外間に接続されたボンディングパッドが前記延在部に設けられ、該ボンディングパッドはワイゼボンディングにより前記第1の基板に電気的に接続されたことを特徴とする積層型半導体装置。

(付記12)付記1.1.記載の積層型半導体装置であって、前記半導体素子は同種類の半導体素子であり、前記第1の基板に対して同じ位置の垂直方向に積層されたことを特徴とする積層型半導体装置。

【0.1.3.5】 (付記1.3.) 付記1.4.又は1.2 記載の積層型半導体装置であって、前記第2の基板の延在部の延在長さは、前記第1の基板に近づくほど大きくなり、最上段に位置する第2の基板から順に直下の第2の基板にワイヤボンディングされば最下段に位置する第2の基板は第1の基板にワイヤボンディングされたことを特徴とする積層型半導体装置。

【0136】(付記14)付記11又は12記載の積層型半導体装置であって、前記第2の基板の延在部は実質的に等しい延在長さを有しており、前記第2の基板の各

【0137】》(付記15)外部接続用端子が設けられた 第1の基板とと該第一の基板の該外部接続用端子が設け られた面の反対側の面に設けられた第1の端子と、該第 1の基板上に搭載された少なくとも一つの第1の半導体 素子と、該第1の半導体素子上に設けられた再配線層 と、該再配線層上に搭載された少なくとも一つの第2の 半導体素子と、該再配線層上に搭載された試験用半導体 素子とがパッケージされた積層型半導体装置であってく 前記第1の半導体素子及び前記第2の半導体素子の少な くとも一方は、前記再配線層を介して前記第1の基板に 電気的に接続され、江口の前記試験用半導体素子は前記再 配線層に電気的に接続されたことを特徴とする積層型半 導体装置器型(中2)落分子素を得るのを建しの方のこっこ (付記16) 付記15記載の積層型半導体装置であう で、前記再配線層は銅板又は銅箔をパターン化すること により形成したことを特徴とする積層型半導体装置。 【0138】(付記17)付記15記載の積層型半導体 装置であって、前記再配線層はフレキシブルブリント基 板よりなることを特徴とする積層型半導体装置。 ※【0:1、3 9】 (付記:18) 付記 1-7 記載の積層型半導体 装置であって、前記フレキシブルブリント基板は、導電 ※パターンが形成されたポリイミドテープよりなることを 特徴とする積層型半導体装置。高力を開始が発展して発力 【0 140】 (付記199)。積層型半導体装置の製造方法 であって、第1の半導体素子に突起電極を形成し、前記 第1の半導体素子を第2の基板にフリップチップ実装 し、該第2の基板の前記第1の半導体素子の反対側に、 前記第2の基板より小さい寸法を有する第2の半導体素 子を固定すると共に前記第1の半導体素子を第1の基板 の表面に固定し、※前記第二及び第2の半導体素子の各々 を前記第一の基板にワイヤボジディングし、前記第一の 基板上において、前記第1及び第2の半導体素子及び前 記第2の基板を一体的に封止し、前記第1の基板の裏面 に外部接続用電極を形成する各工程を有することを特徴 とする積層型半導体装置の製造方法。(193) (付記 2:0) 積層型半導体装置の製造方法であって、第 1の基板の表面に第1の半導体素子を固定すると共に、

(付記20)、積層型半導体装置の製造方法であって、第 1の基板の表面に第1の半導体素子を固定すると共に、 該第1の半導体素子の上に第2の基板を固定し、自つ該 第2の基板より小さい寸法を有する第2の半導体素子を 前記第2の基板の上に固定し、前記第2の半導体素子を 前記第2の基板の上に固定し、前記第2の半導体素子を 前記第2の基板のでは固定し、前記第2の半導体素子を 前記第2の基板及び前記第1の半導体素子の各々を前記第1 の基板にワイヤボシディングし、前記第1の基板上にお いて、前記第1及び第2の半導体素子及び前記第2の基 板を一体的に封止し、前記第1の基板の裏面に外部接続 用電極を形成する各工程を有することを特徴とする積層 型半導体装置の製造方法。(14)

【発明の効果】上述の如く本発明によれば、次に述べる

種々の効果を実現することができる。同じの不覚的で

【0141】請求項1記載の発明によれば、第1及び第 .2.の半導体素子のうちの一方を、外部接続用電極が設け られた第1の基板に対して直接電気的に接続した他方を 第2の基板を介して第1.の基板に電気的に接続すること ができる。したがって、第1の半導体素子と第2の半導 体素子とが同じサイズであっても、一方を直接第4の基 板の第1の端子にワイヤボンディングしゃ他方を第2の 基板の第2の端子を介してワイヤボンディングにより第 1の基板に電気的に接続することができる。また、第2 の半導体素子が第1の半導体素子よりかなり小さい場合 でもか第1の半導体素子を直接第1の基板の第1の2端 子ワイヤボンディングしき第2の半導体素子を第2の基 板の第2の端子を介して第10の基板の第1の端子にワイ ヤボンディングにより電気的に接続することができる。 したがって、第2の基板を第一の半導体素子と第2の半 **導体素子との間に設けることにより、任意のサイズの複** 数の半導体素子を積層状態で一つのパッケージに収容す ることができる話で、よる個山地への他には終った特別等の 気の前後2、1、請求項2・記載の発明によればの第第個の半導 体素子を第2の基板にクリップチップ実装することによ り、第1の半導体素子の電極を第2の基板の反対側に形 成されたボンディングパッドに電気的に接続することが できる。でごのボンディングバッドを第4の基板の第4の 端子にワイヤボシティングすることにより、第五の半導 体素子を第1の基板に電気的に接続することができる。 また、第2の半導体素子を第2の基板上に電極を上に向 けで固定することにより、3第2の半導体素子は第1の基 板の第1の端子に直接ワイヤボンディングすることがで きる。高度的な発達する主義の大学で、からい

-【0.124/3.掛請求項3.記載の発明によれば、計第2/の基板の延在部にボンディングパッドを設けるごとにより、第1の基板へのワイヤボンディングの距離が小さくなり、確実なワイヤボンディングを行うごとができる。

【0.1-4(4)】請求項4記載の発明によればミボンディングワイヤが切り欠き部を通過するように構成することにより、ラボンディングワイヤの長さを短くすることができ、ボンディングワイヤが周囲の部品又は隣接するボンディングワイヤに接触することを防止することができる。

【0145】請求項が記載の発明によれば、第2の半導体素子が第2の基板の第2の端子にワイヤボンディングされ、第2の半導体素子が第1の基板の第1の端子にワイヤボンディングされる。このため、第2の半導体素子が第1の半導体素子よりかなり小さいサイズであっても、ワイヤボンディングの距離を長くすることなく、第2の半導体素子を第1の基板に電気的に接続することができる。

【0146】請求項6記載の発明によれば、第2の基板の延在部にボンディングパッドを設けることにより、第

1 の基板へのワイヤボンディングの距離が小さくなり、確実なワイヤボンディングを行うことができる。

【0 1447】請求項7記載の発明によれば、第2の基板に形成されだパターン配線を介じて、第2の半導体素子の電極を第2の基板の任意の位置に引き回す。ことができる。でしたがって、ロイヤボンディングの位置を任意の位置に変更することができ、自由度の高いワイヤボンディングを実現することができる。デザル 1000 高いフィヤボンディーングを実現することができる。デザル 1000 高いフィヤボンディーングを実現することができる。デザル 1000 高いフィヤボンディー

【0-1 48】請求項8記載の発明によれば、第2の基板の延出部は半導体装置の内部から延在して側面に露出する。半導体装置の内部に存在する水分は、延出部と封止樹脂との界面に沿って移動じる側面に露出した部分から半導体装置の外部に放出される。したがって、ハンダリフローの際に半導体装置内部に閉じ込められた水分が急激に蒸発することに起因したボイドの発生などを防止することができ、半導体装置の信頼性を向上することができる。

でで149計論求項9記載の発明によれば、接数の第2 の基板同士を繋ぐ部分を延出部として形成し、半導体装置を個所化する際に延出部を切断することで、半導体装置の側面に露出した延出部の端面を容易に形成することができると連載する。1994年後の第二年を対している。

(10年5年) 請求項中心記載の発明によれば、任意の数の同種類の半導体装置を積層状態で第1の基板上に配置してバッケージすることができる。上述の発明におい、での例えば、前記半導体素子は同種類の半導体素子であり、第1の基板に対しで同じ位置の垂直方向に積層されることとしてもよい。また、第2の基板の延在部の延在長さは、第1の基板に近づくほど大きぐなり、最上段に位置する第2の基板から順位置する第2の基板にワイヤボンディングされ、最下段に位置する第2の基板にワイヤボンディングされることとしてもよい。さらに、第2の基板の延在部は実質的に等しい延在長さを有じており、第2の基板の各々は第1の基板に直接ワイヤボンディングされることとしてもよい。

【0152】請求項刊2記載の発明によれば、第1の半導体素子上に再配線層を介して第2の半導体素子と試験用半導体素子とが搭載される。第10の半導体素子及び第2の半導体素子の試験を行うための試験回路を試験用半導体素子に形成することにより、半導体装置内部に試験回路を容易に組み込むことができる。また、第1及び第2の半導体素子の全ての電極を半導体装置の外部に引き出す必要はなく、試験用回路に接続する入力及び出力端子を半導体装置に設けるだけでよい。これにより、半導体装置の寸法を増大することなく試験回路を組み込むこ

とができる。これ、カーローが、一キャン・スの時から

【0153】請求項13記載の発明によれば、第1の半導体素子を第2の基板にフリップチップ実装することにより、第1の半導体素子の電極を第2の基板の反対側に形成されたボンディングパッドに電気的に接続することができる。このボンディングパッドを第1の基板にワイヤボンディングすることにより、第1の半導体素子を第1の基板に電気的に接続することができる過また。第2の半導体素子を第2の半導体素子は第1の基板に直接ワイヤボンディングすることができる過去ない。

【101.1.5 4】請求項1.4記載の発明によれば、第2の半導体素子が第2の基板にワイヤボンディングされ、第2の半導体素子が第11の基板にワイヤボンディングされ、る。このため、第2の半導体素子が第11の半導体素子よりがなり小さいサイズであっても、ワイヤボンディングの距離を長くすることなる。第2の半導体素子を第11の基板に電気的に接続することができる。

【図1】2つの半導体素子を積層心で形成した従来のS -MCPの構成を示す図である。

【図2】 上側の半導体素子と下側の半導体素子の配置関係を示す図である。 いい

《【図3】「本発明の第100実施の形態による積層型半導体 装置の一部の断面図である。本人の一個図影の一点の

【図4】本発明の第-12の実施の形態による積層型半導体 装置の製造工程を説明するための図である。

【図5】図3に示す半導体装置における2つの半導体素子を同種類のメモリチップとした場合の配線例を示す図である。中国では100mmである。中国では100mmである。200mmでのである。200mmでのである。200mmでのである。200mmでのである。200mmでのである。200mmである。200mmでのである。200mmでので

(図8)図7に示す配線例を実現するために設けられる ボンディングワイヤの一部を示す簡略図である。

【図9】本発明の第1の実施の形態に基づいて半導体素子を複数個積層した半導体装置の断面図である。

【図 1:0】本発明の第:2の実施の形態による積層型半導体装置の一部の断面図である。

【図・12】本発明の第2の実施の形態による積層型半導体装置の積層構造を示す斜視図である。

【図12】本発明の第2の実施の形態による積層型半導体装置の製造工程を説明するための図である。

【図 1º 3 】 上側の半導体素子を複数個とした半導体装置の断面図である。

【図14】本発明の第2の実施の形態による半導体装置の第1の変形例を示す図であり、(a)は内部を透視した平面図、(b)は(a)のXIV-XIV線に沿った断面図である。る。



【図15】本発明の第2の実施の形態による半導体装置 の第2の変形例を示す図であり、(a)は内部を透視し た平面図、 (b) は (a) の X V – X V 線に沿った断面 図 アホス 図である。

105217

【図16】本発明の第2の実施の形態による半導体装置 の第3の変形例を示す図であり、(a) は内部を透視し た平面図、(b)は(a)のXVIーXVI線に沿った · 多种的 10 图 图 8 断面図である。

【図17】本発明の第2の実施の形態による半導体装置 の第4の変形例を示す図であり、(a) は内部を透視し た平面図、 (b) は (a) の X V I I - X V I I 線に沿 った断面図である。

【図18】本発明の第2の実施の形態による半導体装置 において、下側の半導体装置の上にフレキシブルプリン ト基板を積層した状態を示す平面図である。

【図19】図1、8に示す延在部の切断面を示す斜視図で 犯110%

【図20】第2の基板に金属層を設けた構成を示す側面 13 0 図である。

【図21】試験用端子の追加による半導体装置の寸法の 増大を示す図であり、 (a) は試験用端子が無い場合の 半導体装置の断面図であり、図21(b)は試験用端子 を追加した場合の半導体装置の断面図である。

【図22】下側の半導体素子に試験回路を組み込んだ場 合の半導体装置の寸法の増大を示す図であり、(a)は 試験回路を組み込まない半導体素子を用いた場合の半導 体装置の断面図であり、図21 (b) は試験回路を組み 込んだ半導体素子を用いた場合の半導体装置の断面図で ある。

【図23】上側の半導体素子に試験回路を組み込んだ場 合の問題を示す図であり、。((a) は試験回路を組み込ま ない半導体素子を用いた場合の半導体装置の断面図であ り、図21 (b) は試験回路を組み込んだ半導体素子を 用いた場合の半導体装置の断面図である。

【図24】本発明の第3の実施の形態による積層型半導 体装置の断面図である。

【図25】図24に示す半導体装置の第1の変形例を示 す断面図である。

【図26】図24に示す半導体装置の第2の変形例を示 す断面図である。 . 1

【図27】図24に示す半導体装置の第3の変形例を示 

[符号の説明]。 20,50,60,70,90,110 半 22, 24, 72, 74, 102, 104, 122 導体体素子於對於為影響

26, フレキシブルプリント基板

26a, 32d, 76b, 76d ポンディングパッド

30 ハンダボール

32 ブリント回路基板

38a, 38b, 82, 84. 8,6, 116, 120,

THE REAL PROPERTY OF THE

126 ボンディングワイヤ

封正樹脂。

106 端子

114 再配線層


130 封止樹脂

STATE OF THE PROPERTY OF THE PARTY OF THE PA


【図6】

【図8】


《 T城潭南广东建立 7 )








。 17. 多数的时间,大声多数。 19.14、19.15、19.15。






【図5】

强强的 時间


#### 図3に示す半導体装置における2つの半導体薬子を 同種類のメモリチップとした場合の配線列を示す図



#### 《路瓜基集》、 【図3】 2 当年 4 4 4 4 4 4 9 9


化硫基酚 化氯化铁矿 电电路线流 化化二烷基化二烷基化

## 本発明の第1の実施の形態による積層型半導体装置の一部の断面図



【図11】

## 本発明の第2の実施の形態による確属型半導体装置の積度構造を示す斜接図



1 6

【図7】






図5に示す配線を変更してVO構成を2倍にした場合の配線列を示す図




ाक्षेत्रिक स्टब्स्ट्रिक स्टब्ट

本発明の第1の実施の形態に基づいて半導体業子を 複数個積層した半導体装置の断面図









【図10】

本発明の第2の実施の形態による積層型半導体装置の一部の筋面図




【図.1.8】


## 本発明の第2の実施の形態による半導体装置において、下側の半導体




#### 【図12】

#### 本発明の第2の実施の形態による積層型 半導体装置の製造工程を設明するための図









【図20】


#### 第2の基板に金属層を設けた構成を示す側面図 「たずもご




【図13】

【図1(4)】: 30 +










【図15.】

[図16]

## 本発明の第2の実施の形態による半導体装置の第2の変形例を示す図。。本発明の第2の実施の形態による半導体装置の第3の変形例を示す図










【図21】

**®** 


**3** 

【図.2 2】






【図24】




【図26】

図24に示す半導体装置の第2の変形例を示す断面図





【図25】



【図27】

図24に示す半導体装置の第3の変形例を示す断面図





(72) 発明者 槻館 美弘

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 明石 裕二

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(72) 発明者 小澤 要

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 髙島 晃

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 宇野 正

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 西村 隆雄

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 安藤 史彦

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 小野寺 浩

宮城県柴田郡村田町大字村田字西ケ丘1番

地の1 株式会社富士通宮城エレクトロニ

クス内

(72) 発明者 奥田 勇人

福島県会津若松市門田町工業団地4番地株式会社富士通東北エレクトロニクス内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: \_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.